來源：《半導體芯科技》雜志

作者：Andrea Kneidinger,EV Group

數據中心、電信網絡、傳感器和用于人工智能高級計算中的新興應用，對于低功耗和低延遲的高速數據傳輸的需求呈現出指數級增長。我們比以往任何時候都更加依賴這些應用來確保這個世界更安全、更高效。在所有這些市場中，硅光子學(SiPh)在實現超高帶寬性能方面發揮著關鍵作用。因此，開發能夠經濟高效地擴大硅光子產品生產的解決方案比以往任何時候都更加重要。

雖然通過使用標準半導體大規模生產工藝和現有基礎設施，SiPh的晶圓制造能力已經成熟，但SiPh的封裝解決方案仍然是大規模商業化的關鍵瓶頸。

與晶圓制造相比，SiPh的生產能力仍然落后且缺乏可擴展性。主要的限制因素是光纖到芯片的組裝，如今的公司通常依賴于非常復雜的解決方案；例如，通過主動對準或高精度工具在芯片上直接使用粘合劑進行光纖粘合。這些因素限制了SiPh的廣泛部署。為解決這一挑戰，EV Group(EVG)與Teramount合作，使用簡單、可靠且具有成本效益的晶圓級復制工藝開發光學微結構，從而實現生產能力以及復雜結構生產的規模化。這種被稱為納米壓印光刻(NIL)的復制工藝有助于簡化、小型化和標準化光學接口，以彌合SiPh封裝與晶圓級大批量制造(HVM)之間的差距。

NIL概述

NIL是一種精確的復制技術，已被證明非常適合促進具有挑戰性幾何形狀的微結構的圖案化，這是光子市場新興器件和應用所需的技術。該技術非常靈活，可以生產各種形狀和結構，例如反射鏡、棱鏡、球面和非球面透鏡、微透鏡陣列，以及各種類型的衍射結構。支持的尺寸結構可以是自由形式的，范圍從納米級分辨率到毫米的橫向范圍。這些3D結構只需一步即可復制，非常適合光子學行業，其中光物質相互作用在很大程度上依賴于形狀和幾何尺寸。

NIL的另一個關鍵特性是將這些復雜和高精度的結構直接轉移到HVM中，因為可以在單個工藝步驟中在大面積上以高保真度復制數百或數千個結構。總體而言，晶圓級NIL代表了一種高效且低成本的非常規光刻方法，能夠復制復雜的微米級和納米級結構，尤其是晶圓級光學器件(WLO)。

步進重復母版：將NIL從單個裸片擴展填充到整個母版

步進重復（S&R）NIL是制造晶圓級微結構或納米結構的關鍵使能技術，因為它彌合了芯片級設計和晶圓級生產之間的關鍵差距。特別是，它允許縮放先前在平方毫米范圍內測量的區域上原型化的結構，以填充整個200mm或300mm的晶圓。S&R NIL面臨的主要挑戰是，初始母版印章的質量決定了后續生產的成功，因此必須保持單個模具母版的質量。因此，單個裸片的母版有必要使用——用電子束、直接激光寫入或雙光子聚合寫入——并精確復制數百甚至數千次，以生產200mm甚至300mm晶圓生產線的全面積母版（見圖1）。

△圖1：EVG的NIL工藝和擴展技術：從單個芯片，通過分步重復(S&R)，到完全填充的母版和大批量制造。

為滿足這一需求，EVG開發了EVG770 S&R NIL系統，該系統可以精確復制微米和納米圖案，用于HVM中使用的大面積母版印章制造。它以全自動程序分配光刻膠、對齊結構、相應地壓印和脫模。為了支持最先進的母版制作要求，S&R系統包括完整的工藝控制，在250nm內進行精確對準，并且能夠將每個結構定位在對準圖案旁邊。所有工藝步驟——從分配、壓印、固化和脫模——也必須在單一環境中精確執行和監控，以實現**反饋控制。

這不僅避免了空氣中的顆粒或溫度變化等外部來源可能導致缺陷的影響，而且還能夠創建具有**質量的晶圓級母版和每個可以應用的單個芯片的精確復制品到晶圓級制造中。

在每個復制步驟中——從單個芯片到S&R母版，再到工作印章和最終壓印——圖案尺寸的一些變化是不可避免的，這是由于UV固化過程中交聯引起的聚合物收縮。這些變化是可以預測的，一些步驟甚至可以相互補償，并且對于一組給定的材料，與原始設計的偏差是完全可重復的。因此，可以在主設計中計算補償。靈活的制造方法，例如2GL（雙光子灰度光刻）或電子束，支持此類設計更改以及較短的迭代時間。

用于大批量制造的晶圓級NIL

S&R母版制作工藝之后是晶圓級NIL復制，這是在EVG7300上執行的。這個工藝包括兩個步驟，這兩個步驟都在同一個系統上執行的（圖2）。首先，復制S&R母版以制作工作印章。此步驟特別有用，因為它**限度地減少了昂貴母版的磨損并降低了引入缺陷的風險。有缺陷的工作印章可以快速且低成本地更換，這在大批量生產過程中特別有利。

△圖2：NIL工藝的示意圖，包括兩個步驟：工作印章制作和壓印。這兩個步驟都是在同一個工具中進行的。

為確保無缺陷的工作印章制造，初始母版上涂有通過旋涂施加的防粘層。接下來，使用EVG120旋涂/噴涂系統通過旋涂工藝將工作印章材料直接涂在母版上。接下來，將透明背板貼在帶涂層的母版上。然后使用UV LED光源固化工作印章聚合物，最后從母版上脫模。

制作工作印章后，在器件基板上執行實際壓印工藝。這涉及使用與工作印章制造相同的旋涂工藝來在基板上應用專用的材料。

接下來，工作印章和具有分配材料的基板彼此接觸。與工作印章制造過程一樣，此步驟之后是UV固化和脫模，從而在基板上形成最終器件的多個印章。然后可以將工作印章重復用于多次壓印，從而提高NIL工藝效率。這種重用工作印章的方法已經在HVM應用中得到了證實。

NIL工藝早已證明其在光學傳感器大批量生產中具有高可重復性，現在正被用于復制硅光子器件封裝的復雜光學結構。與金剛石鉆孔、激光直寫和電子束寫入等傳統制造方法相比，它為這些結構提供了顯著的產量和成本優勢，這些方法難以擴展到更大的基板并且其產量有限。結合NIL工藝可以使用性能**的芯片，并能夠有效地將這些高質量圖案帶入生產線。特別是，與光子芯片下方光學結構的精確對準，對于SiPh封裝器件內所需的出色耦合性能至關重要。NIL還可以生產復雜的結構，這通常不可能通過標準CMOS工藝生產，例如具有銳角、曲面或具有高縱橫比和低縱橫比的結構的鏡子和透鏡的光學耦合元件。NIL在SiPh晶圓上提供高圖案保真度、可重復性和精確放置光學元件的能力，在將典型的光纖封裝復雜性從組裝領域轉移到晶圓制造領域方面發揮著關鍵作用。

與Teramount合作

EVG與Teramount的合作展示了NIL如何幫助實現SiPh封裝的范式轉變。Teramount通過使用NIL實現其PhotonicPlug和PhotonicBump晶圓級光學元件——使光子封裝與標準半導體制造和封裝工藝保持一致。NIL為硅光子晶圓的后處理提供了一個理想的平臺，用于在半導體制造廠或外包半導體組裝和測試(OSAT)設施中執行的光子“凸點化”工藝。

NIL已被用于在8英寸SiPh晶圓上壓印光子凸點，用于執行晶圓級光學耦合元件，從光子集成電路的波導和到光子集成電路的波導。圖3a顯示了壓印在多通道SiPh芯片旁邊的光子凸點，圖3b顯示了壓印在單個波導通道附近的光子凸點的特寫。

△圖3：a)SiPh晶圓上多通道光子集成電路波導旁邊的光子凸點PhotonicBump NIL壓印；b)特寫放大圖像顯示了包括光束偏轉鏡和光束擴展鏡在內的光子凸點PhotonicBump元件。

PhotonicBump包含一個壓印在深20微米腔內的偏轉鏡和第二個透鏡元件。偏轉鏡執行垂直光束偏轉以實現寬帶表面耦合，用來替代通常用于硅光子學封裝的復雜側面耦合幾何形狀。透鏡用于光束擴展，以建立自對準光學方案[1]，并在與PhotonicPlug光纖連接器結合時產生較大的裝配容差(如圖4所示)。

△圖4：上）組裝在“凸點”SiPh芯片上的PhotonicPlug光纖連接器示意圖。下）PhotonicPlug光學元件包括單模光纖、偏轉鏡和擴束鏡。當與PhotonicBump光學器件結合使用時，PhotonicPlug光學器件形成自對準光學方案。

圖5顯示了與凸點SiPh芯片封裝時PhotonicPlug的光耦合性能。圖5a顯示了XY容差圖，圖5b顯示了具有>±30μm/0.5dB的大裝配容差和從光纖到波導的總插入損耗為1dB的x橫截面。如此卓越的性能展示了PhotonicPlug和PhotonicBump的能力以及NIL技術執行晶圓級光學元件精確放置的優勢。

△圖5：a)耦合到SiPh芯片時測得的PhotonicPlug裝配容差的XY圖。b)PhotonicPlug組件容差的X截面呈現>±30μm/0.5dB，從光纖到波導的總插入損耗為1dB。

NIL與Teramount的PhotonicBump封裝技術相結合，使光電子行業的晶圓級封裝成為可能，這可能對降低封裝和整體產品成本產生深遠影響。盡管封裝在CMOS總生產成本中所占份額仍然相對較小（但仍在增長），但它占光子制造總成本的大部分，而光子制造仍然依賴于單一器件封裝方案。由NIL和PhotonicBump封裝實現的晶圓級集成光子學有可能顛覆這種情況。通過NIL工藝和創新光學元件的這種結合，SiPh封裝的瓶頸正在轉移到光學設計而不是光纖組裝容差。

NILPhotonics能力中心：靈活的合作模式

作為EVG與Teramount聯合合作的一部分，EVG通過其NILPhotonics能力中心提供NIL工藝開發和原型設計服務，以及CMOS和光子制造方面的專業知識，以協助Teramount加速其PhotonicPlug技術的開發和產品化。

EVG的NILPhotonics能力中心為整個NIL供應鏈中的客戶和合作伙伴提供開放式創新孵化器，以協作縮短創新光子器件和應用的開發周期和上市時間。

該中心高度靈活，能夠適應客戶的不同需求，同時確保為開發的各個方面提供最高水平的知識產權保護。無塵室旨在滿足最嚴格的客戶要求，并允許采用虛擬生產線概念，將晶圓重新引入客戶晶圓廠進行進一步的工藝過程。

致謝

作者感謝Teramount的Hesham Taha為撰寫本文所提供的幫助。

參考文獻

1. “Photonic plug for scalable silicon photonics packaging”, A. Israel et al. Proc.SPIE 11286,Optical Interconnects XX,1128607(28 February 2020);doi:10.1117/12.2543490

線上會議

NI專題講座，免費學習課件：《如何助力克服無線通訊測試挑戰》，報告將詳解無線通訊測試挑戰、測試方法上的對策、最新射頻儀器選擇。歡迎點擊鏈接：
http://apply.actintl.net/entry/sisc/20230228

蘇州會議

雅時國際(ACT International)將于2023年5月,在蘇州組織舉辦主題為“2023-半導體先進技術創新發展和機遇大會”。會議包括兩個專題：半導體制造與封裝、化合物半導體先進技術及應用。分別以“CHIP China晶芯研討會”和“化合物半導體先進技術及應用大會”兩場論壇的形式同時進行。詳情點擊鏈接查看：https://w.lwc.cn/s/7jmaMn

聲明：本網站部分文章轉載自網絡，轉發僅為更大范圍傳播。 轉載文章版權歸原作者所有，如有異議，請聯系我們修改或刪除。 電話：15921839223